Fpga Trading System

in-FPGA8482 Trading Systems verminder handel latency Die eerste keer gepubliseer 16 September 2010 Handel reaksie latency verminder tot minder as twee mikrosekondes deur die kombinasie van NASDAQ SCHUREN en eina in 'n enkele FPGA Dawid Buechner, vise-president, impuls: Impulse gereedskap in gebruik by groot finansiële maatskappye en heining fondse waar hulle toegerus wiskundiges en algoritme ontwikkelaars om dramaties verbeter latency. in-FPGAtrade Trading Systems (www. infpga) het 'n hardeware-versnelde outomatiese handel verwysing ontwerp wat NASDAQ SCHUREN voer hantering en uitgaande eina orde inskrywing loop op 10Gb Ethernet voer, met minder as twee mikrosekondes van latency aangekondig. Die stelsel is om te sien wees by die 2010 High Performance Computing Finansiële Markte show en konferensie, stand 424, in New York op 20 September 2010. Die in-FPGA stelsel is daarop gemik om voorsiening te maak handelaars om reaksie latencies wat 'n fraksie van wat bereik bereik kan word met behulp van CPU-gebaseerde stelsels. Besoekers aan die skou sal in staat wees om werklike hardeware wat gebruik word vir die mark data dekodering en uitgaande om toegang te sien, met al die funksies ten volle uitgevoer in 'n hoë werkverrigting Veld Programmeerbare Gate Array (FPGA) logika. Die gevolglike stelsel word gesê dat sub 2-micro latency te bereik vandag, met verwagte verbeterings in deurset gemaak in 2010. Hierdie-FPGA-gebaseerde verwysing platforms doel om teen 'n paar keer die spoed van groter mikroverwerker-gebaseerde bedieners. Sy alles oor handel latency, sê Cameron Elliott, hoofontwerper van die in-FPGA stelsel. - FPGA-gebaseerde handel kan reageer op die mark data 'n orde van grootte vinniger as Linux-gebaseerde bedieners, en 2-5 keer vinniger as hibriede CPU / FPGA stelsels. Baie van die wins kom van die vereenvoudiging van die hardeware pad, konsolideer verwerking op een hardeware chip en die uitskakeling van 'n hoë latency paaie. Wat hierdie mees opwindende vir handelaars is dat hulle hul handel sneller logika in C-taal met behulp van Impulse C, kan implementeer eerder as om hardeware beskrywing tale soos Verilog of VHDL, leer of om hul modelle slaag af te hardeware ingenieurs vir vertaling . Impuls gereedskap in gebruik by groot finansiële maatskappye en verskansingsfondse waar hulle toegerus wiskundiges en algoritme ontwikkelaars om dramaties verbeter latency. in-FPGAs handel stelsel en verwysing aansoek in staat stel om sagteware-ontwikkelaars te hardeware versnelling vir 10Gb Ethernet verwerking, sê David Buechner, vise-president van impuls. Dit bied 'n ontwrigtende tegnologie vir firmas wat wil hê dat die eerste in die tou met hul ambagte te wees. Gewilde items Marex SPECTRON loods NEON tegnologie platform Samsung loods Mobile Voice Recording Oplossing DH en Rabobank voer blockchain bewys van die konsep EG tot LSE / Deutsche Börse samesmelting Tullett Prebon ICAP Globale Uitvoerende Komitee aanstellings te ondersoek Washington DC open blockchain innovasie sentrum Kopiereg kopieer outomatiese Trader Ltd 2016 - strategieë Compliance TechnologyFPGAs - Parallelle Perfection FPGAs (Field Programmeerbare Gate Arrays) mag nie nuwe tegnologie nie, maar as die data crunc ras in outomatiese / algoritmiese handel voort te verskerp, kan hulle 'n idee wie se tyd het aangebreek op gesprekke aan Alistair MacArthur, senior-navorsingspan by Celoxica, wat bespreek huidige FPGA tegnologie en gee 'n uiteensetting van sy potensiaal vir take soos die ontleding van algoritmiese nuusvoere. Presies hoe oud is FPGAs as 'n tegnologie konsep meer as twintig jaar. Die oorspronklike konsep is ontwikkel deur twee van die stigterslede van Xilinx - Ross Freeman en Bernie Vonderschmitt - in ongeveer 1984. Ross Free Mans idee was dat in plaas van die gebruik van 'n generiese verwerker en skryf sagteware te loop op dit, kan 'n mens elektroniese skyfies te pas om spesifieke voer take deur hulle direk programmering. In effek, sal die programme berekeninge in hardeware eerder as sagteware geïmplementeer word. Die generiese naam vir hierdie tipe chip is 'n programmeerbare logika apparaat (PLD), met FPGAs 'n subset van diegene. So, wat doen 'n FPGA chip eintlik bestaan ​​uit Dit is in wese 'n komplekse vorm van statiese ewetoeganklike geheue (SRAM - 'n baie vinnige tipe geheue wat algemeen gebruik word vir die op chip kas op konvensionele rekenaar verwerkers). Alhoewel moderne FPGAs n aantal addisionele komponente kan bevat, die drie belangrikste komponente is registers, funksie kragopwekkers (ook bekend as opkyk tafels of LUTS) en die FPGA klok. Elke funksie kragopwekker bevat 'n stel van logika gates1. Dit is tipies uitgelê sodat dit vier insette, een uitset en 'n opset poort waar langs die logiese hekke is ingestel. Die basiese konsep van die operasie is dat elke funksie kragopwekker kan ingestel word om 'n spesifieke uitset vir 'n gegewe stel insette te lewer. Dit kan wees gedink as 'n waarheidstabel. Byvoorbeeld kan 'n 4-insette funksie kragopwekker 'n 2 bis binêre wedstryd uit te voer. Registers is in wese enkele stoor selle elke staat van die stoor 'n bietjie (of 'n 0 of 'n 1) van data. Maar net soos die logika-hekke in 'n funksie kragopwekker kan opgestel word deur 'n programmeerder, die registers kan insgelyks saamgevoeg in groter dele van die geheue, soos 8, 32 of 64 stukkies. Die FPGA klok beheer die aantal keer per sekonde wat elke funksie generator en registreer insette kan ontvang en genereer uitset. Die vinnigste produksie FPGAs tans loop tussen 200 en 400MHz, sodat elke funksie generator en registreer kan dus teoreties van toevoer / afvoer tussen 200m en 400m keer per sekonde. Xilinx Virtex 5 FPGA Chip Family Baie standaard rekenaar verwerkers het baie vinniger horlosies as dit, so waar sou die prestasie voordeel wees in die gebruik van 'n FPGA Die belangrikste verskil is dat 'n enkele konvensionele CPU slegs 'n enkele opdrag per kloksiklus kan verwerk. In teenstelling hiermee, kan 'n FPGA ingestel as veelvuldige virtuele verwerkers in staat funksioneer in parallel. Sommige groot FPGAs kan miljoene funksie kragopwekkers en registers bevat, sodat die opset om 'n eenvoudige verwerking taak soos wat ooreenstem met 'n kort teks string kan lei tot 'n FPGA opbrengs tienduisende virtuele verwerkers. A opset soos hierdie sal dus vinnig swaarder n klokspoed nadeel veelvoud van tien of vyftien. Die ander punt om in gedagte te hou is dat FPGAs baie ander stelsel latency kan omseil. Met 'n konvensionele verwerker jy dalk die ontvangs van die nuus voer jy die verwerking deur 'n TCP socket op 'n Ethernet-chip, maar dit moet dan deur 'n MAC-laag, dan 'n Noord-brug chip, dan op die verwerker belangrikste bus, dan 'n onderbreking het gemerk, dan sal al die data het, word oorgedra na die gebruiker ruimte. Al hierdie dinge kan natuurlik baie vinnig gedoen word, maar daar is tog 'n baie stappe om te gaan deur dit nie van toepassing op FPGAs. Hoekom nie Is dit 'n funksie van hoe FPGAs is gekoppel aan 'n stelsel wat 'n baie te doen met dit, ja. In 'n produksie-omgewing wat algoritmiese / outomatiese handel aktiwiteit behels, FPGAs is waarskynlik te vinde op PCI of PCI-X-kaarte, met die kaarte wat toegerus is met FPGAs van Xilinx en Altera. 'N Meer onlangse innovasie is om die FPGA plaas op 'n mede-verwerker module wat direk proppe in die rekenaar moederbord. (Hierdie modules word vervaardig deur maatskappye soos DRK Rekenaar en kan slegs gebruik word op multiverwerkerbedryfstelsels AMD moederborde dat Hyper tegnologie ondersteun.) As 'n FPGA op 'n PCI-kaart is gemonteer dan sal die primêre bottelnek die spoed van die PCI verband wees. Maar die koms van die PCI-X standaard - met oordrag tariewe van tot 4,26 GB / sek (PCI-X 533) - is die maak van hierdie baie minder van 'n probleem. Verder FPGAs wat op 'n PCI-kaart is gemonteer kan ook direk gevoed data van 'n Ethernet-aansluiting gemonteer op die backplane van die kaart, heeltemal omseil die PCI-bus. Mede-verwerker gemonteer FPGAs het 'n nog vinniger toegang kanaal - met weergawe 3.0 van die Hyper spesifikasie maak oordrag tariewe van tot 41,6 GB / sek moontlik. 'N redelik tipies opset hier sou wees om 'n dubbele verwerker AMD moederbord gebruik, met 'n konvensionele CPU verwerker gemonteer in 'n potjie en 'n FPGA coprocessor gemonteer in die ander. 'N Bykomende voordeel van hierdie benadering is dat die FPGA mede-verwerker het direkte toegang tot die belangrikste stelsel geheue. Daarom, wanneer die toets nuus gebaseer algoritmes, groot nuus databasisse en enige soekterme direk in die hoofgeheue gelaai kan word en baie vinnig daarvandaan verkry word deur die FPGA mede-verwerker. DRK verwerker socket FPGA Wat beteken dit in praktiese terme Wel, soos ons gesien het met ontwikkelings soos Dow Jones News aankondiging van hul nuus en Argief vir Algorithmic Aansoeke word teks verwerk vinnig besig om in belang algoritmiese handel. Terwyl ons kan nie nog het die punt bereik waar modelle alleen sal handel af die nuus drade bereik, is daar nogtans 'n baie werk tans onderneem op die integrasie van nuusvloei in algoritmiese modelle. Die parallelisme van FPGAs is uitstekend geskik vir 'n baie hoë spoed teks ontleding wat nodig is vir hierdie benadering, waar jy kan wees screening verskeie nuus feeds vir 'n groot aantal navraag kombinasies wat verband hou met miskien duisende sekuriteite. Die aanpak van hierdie omvang van die berekening taak met behulp van konvensionele rekenaar verwerkers relatief ondoeltreffende sou wees en sou amper seker vereis verskeie verwerkers as dit bereik moet word in 'n tydige wyse. Terwyl die beskikbaarheid van dubbele kern verwerkers natuurlik help, sou 'n mens nog steeds op soek na groot belegging in hardeware om 'n soortgelyke vlak van parallel uitvoering te bereik - en 'n groter elektrisiteitsrekening. Groepering of rooster tegnologie gebruik kan word om toegang te verkry tot ledig kapasiteit, maar dit bring dan vrae van bandwydte oorhoofse en kommunikasie sinchronisasie. Verder sal 'n bykomende sentrale bediener om balans te laai en te versprei die werk oor die ander verwerkers vereis word. Uiteindelik, as die evaluering van verskeie gereelde expressions2 (soos in die nuus verwerk vir algoritmiese handel), met behulp van konvensionele verwerkers is soortgelyk aan die gebruik van 'n redelik ondoeltreffend hamer om 'n neut te kraak. . 'n FPGA kan ingestel word as verskeie virtuele verwerkers in staat funksioneer in parallel. Hoe doen die tegnologie te vergelyk as die kompleksiteit van die uitdrukkings geëvalueer verhogings Byvoorbeeld, soek 'n nuus-voer vir verskeie gereelde uitdrukkings lei tot 'n beduidende prestasie treffer vir óf FPGAs of algemene doel CPUs Daar is 'n baie groot verskil. Soos die aantal gereelde uitdrukkings geëvalueer toeneem, konvensionele CPU prestasie verswak aansienlik ten opsigte van dié van 'n FPGA. Terwyl die presiese syfers natuurlik sal afhang van individuele omstandighede, dit is 'n redelike benadering om te sê dat teen die tyd dat jy die evaluering van net vyftig gereelde uitdrukkings n konvensionele CPU sal 'n uitvoering tyd het meer as 100 keer dié van 'n soortgelyke FPGA. Altera Stratix II GX FPGA Chip So hoekom het FPGAs bereik so min penetrasie in die finansiële markte te dateer Dit is eers onlangs dat FPGAs 'n doeltreffende en bekostigbare alternatief vir rou CPU krag geword het. Met die koms van PCI-X en Hyper, het die kommunikasie bottelnek oorkom en met C-gebaseerde sagteware programme gereedskap vir FPGAs volwasse, ontwikkelaars kan hardeware in 'n bekende-C-gebaseerde omgewing program. Verder, ek dink mense geneig om te hou met konvensionele rekenaar tegnologie vir 'n aantal redes: een van die vernaamste redes is troos - mense natuurlik verkies om te bly met die tegnologie wat hulle reeds weet. Dit word beskou as minder riskant vir beide die organisasie en vir hulle persoonlik in loopbaan terme. Dit geld vir beide sake-en tegnologie rolle, so 'n besigheid lynbestuurder probeer om te evangeliseer FPGAs is geneig om weerstand van 'n IT-afdeling wat nie kan verstaan ​​die tegnologie en in 'n sekere sin bedreig voel deur dit te ontmoet. (Dit is een van die redes FPGAs steeds geneig om gesien te word as 'n ontwrigtende tegnologie.) Die ander probleem vir baie mense wat bereid dalk FPGAs gebruik is dat baie van die maatskappye wat dienste lewer in die ruimte is relatief nuut en / of klein. Hulle word dus gesien word as 'n hoër risiko as verskaffers - veral in vergelyking met 'n lang-gevestigde bedryf name verkoop konvensionele tegnologie. Is daar enige beduidende markdeelnemers met behulp van FPGAs Ja - sommige deelnemers besig om saam met ons na die parallelle verwerking vermoëns van FPGAs hefboom vir iteratiewe proses wat kan baat vind by parallelisme. Byvoorbeeld, het ons te make met 'n aantal groot beleggingsbanke wat gebruik FPGAs vir Monte Carlo simulasies as deel van hul risikobestuursprosesse. Die prestasie winste wat moontlik is wanneer die gebruik van FPGAs vir hierdie tipe probleem kan aansienlik wees. sowel as in beslag minder aansienlik minder krag - byvoorbeeld, het ons net 'n prototipe implementering van 'n opsiewaardasiemodel vir een beleggingsbank wat 400 keer vinniger op 'n FPGA as wat dit gedoen het op konvensionele verwerkers loop voltooi. Figuur 1 Hoe sou 'n FPGA voer 'n soektog teks as deel van 'n algoritmiese model Soos ek vroeër genoem, elke paar insette om 'n FPGA funksie generator in staat is om te vergelyk twee stukkies. ASCII kodes vir letters van die alfabet bestaan ​​uit agt bisse - byvoorbeeld, is die hoofletter A verteenwoordig in binêre as 01000001. Daarom, as 'n uiters eenvoudige voorbeeld, as jy wou 'n nuus stroom te gaan vir die teenwoordigheid van die letter A jy nodig sou wees om vier funksie kragopwekkers (agt pare insette) gekoppel aan 'n verdere enkele funksie kragopwekker gebruik. Jy sal ook nodig sestien n bietjie registers volgens buffer (winkel korttermyn) die inkomende data van die nuus feeds en die gewenste search waarde A wat jy gehad het insette. (Agt bisse vir die ASCII-kode vir elke inkomende brief van die nuus voer en agt vir die ASCII-kode vir die soekstring A). Figuur 1 is 'n skematiese voorstelling van hierdie, met die registers in pienk, die eerste fase funksie kragopwekkers in blou en die tweede fase funksie kragopwekker in groen vertoon. Die swart pyle en lyne verteenwoordig die insette pad vir die soekstring A en die getalle in bokse aan die linkerkant van die registers verteenwoordig (van bo na onder) die binêre ASCII-kode vir A (01000001). Die ASCII binêre kode vir elke bietjie van elke karakter in die nuus voer sal toegepas word op dieselfde ooreenstemmende einde die rooi pyle / lyne. As, soos geïllustreer in Figuur 1, beide van hierdie rooi insette om 'n funksie kragopwekker ooreenstem met die ooreenstemmende swart insette (die soekstring stukkies) dan die kragopwekker sal uitvoer 'n 1 (die uitset verband is die blou lyn op die RK van die kragopwekker) . Dit uitset gevoer om die tweede fase funksie kragopwekker saam met die uitvoer van al die ander eerste fase kragopwekkers. As al vier insette om die tweede fase kragopwekker is 1 dan sal dit ook uitset n 1 (groen lyn by RHS) wat aandui dat die letter A is gevind in die teks stroom. Dit is natuurlik 'n baie triviale voorbeeld, maar die basiese konsep kan afgeskaal tot veel meer komplekse navrae met betrekking tot verskeie woorde wat moet binne 'n sekere afstand van mekaar te akkommodeer. Indien hierdie toestand is ontmoet, die inligting kan dan na die algoritmiese model geslaag om 'n sekere aksie te aktiveer, soos die opskorting van die saak of die grootte van die grootte van posisie snye. Die parallelisme van FPGAs is uitstekend geskik vir die baie hoë spoed teks ontleding vereis in situasies waar jy screening verskeie nuus feeds vir 'n groot aantal navraag kombinasies wat verband hou met miskien duisende sekuriteite. Jy het reeds uiteengesit 'n paar van die redes vir die stadige FPGA opneem in die finansiële markte, maar dit klink steeds eerder te goed om waar te wees. Is daar 'n aansienlike koste hekkie om FPGAs Die hardeware, veral wanneer dit in terme van sy verwerking koste per dollar, isnt besonder duur. Op die intreevlak, eksterne USB verbind FPGA borde begin by sowat 1000, terwyl 'n top van die reeks PCI-X gebaseer FPGA raad kan kos 10.000. Dit is duidelik dat in beide gevalle sou jy nog steeds moet faktor in die koste van 'n relatief nederige gespesifiseerde rekenaar waaraan die FPGA raad sal gekoppel word. Maar as jy kyk na wat redelik-gespesifiseerde handelsnaam vier verwerker Opteron bedieners begin by sowat 9000, die relatiewe koste steeds ten gunste van die FPGA. Selfs 'n middel van die reeks FPGA, omstreeks 5000, sal aansienlik hoër prestasie op die soort teks verwerk het ons bespreek as 'n vier-verwerker konvensionele bediener vertoon. Die coprocessor alternatiewe is ook mededingend - byvoorbeeld, DRK Rekenaars modules begin omstreeks 4500, maar dit sal waarskynlik val met verloop van tyd (soos volumes te verhoog) om nader aan 3000. Celoxica HTX FPGA PCI Raad Die sagteware ontwerp omgewing kan 'n koste hekkie wees. Programmering hulpmiddels vir FPGAs begin gewoonlik in die 40 50,000 reeks. Hoewel dit 'n baie klink, is hulle gewoonlik gekoop deur elektroniese maatskappye, soos selfoon vervaardigers, wat daardie koste oor potensieel honderde duisende van die eenhede kan amortiseer. Net so, 'n makelaar handelaar ontwikkeling van verskeie algoritmes vir sy eie of sy kliënte gebruik dit dalk nie 'n groot struikelblok wees, maar vir entiteite soos kleiner verskansingsfondse dit sou wees. Die voordeel van vandag is dat C-gebaseerde ontwerp gereedskap het gekap hardeware-ontwerp tyd en hierdie doeltreffendheid gelyk direk gered man-maande van moeite en ontwerp-kostebesparings. Tot op datum, blyk niemand te ontwikkel goedkoop van die rak af FPGA gereedskap vir teks string soek en ander take wat verband hou met algoritme ontwikkeling en handel. Die meeste pogings in hierdie ruimte is nog steeds gefokus op die versnelling van finansiële sagteware wat verband hou met risiko of opsie modelle, maar dit moet verander as die geleenthede FPGAs bied in outomatiese / algoritmiese handel raak meer algemeen waardeer. Gewilde items Marex SPECTRON loods NEON tegnologie platform Samsung loods Mobile Voice Recording Oplossing DH en Rabobank voer blockchain bewys van die konsep EG tot LSE / Deutsche Börse samesmelting Tullett Prebon ICAP Globale Uitvoerende Komitee aanstellings te ondersoek Washington DC open blockchain innovasie sentrum Kopiereg kopieer outomatiese Trader Ltd 2016 - strategieë Compliance TechnologyFramework versnel aansoek ontwikkeling van ultra-lae-latency finansiële stelsels. Sedert die koms van elektroniese handel, het 'n wedloop vir spoed het gevolg na die vinnigste en slimste handel platforms te bou. Reaksie tyd het afgeneem van sekondes, om millisekondes, om mikrosekondes. Die strewe na micro en sub-micro reaksie tyd is eenvoudig nie moontlik met tradisionele sagteware of eenvoudig hardeware argitektuur, 'n feit wat stuwend die aanvaarding van die veld programmeerbare hek verskeidenheid (FPGA) tegnologie in ultralow-latency stelsels. Om die risiko wat betrokke is by die ontwikkeling van hardeware beskrywing taal (HDL) kode native op 'n FPGA Ethernet-kaart, terwyl dit ook verpletterend ontwikkeling tyd te verminder, het AdvancedIO die gebruik van FPGA raamwerke pionier vir 10-Gigabit Ethernet (10GE) kommunikasie. Die AdvancedIO expressXG ontwikkelingsraamwerk hulpmiddel stel bied die infrastruktuur wat nodig is om 'n vinnige ontplooiing van finansiële dienste te verseker en laat naatlose port om die nuutste generasie van FPGA kaarte. - Rafeh Hulays, PhD, vise-president, Business Development, AdvancedIO Systems Inc. Bykomende InformationI gelees oor verskillende implementering van HFT stelsels op FPGAs. My vraag is, watter deel van HFT stelsels is meestal toegepas op FPGAs deesdae FPGAs steeds baie gewild is net die voer hanteerder geïmplementeer op die FPGAs Omdat sommige van hierdie net boontoe beskryf stelsels het 'n voer hanteerder geïmplementeer op die FPGA, omdat die strategie verander te veel, of te moeilik is om te implementeer op FPGAs. Ander beweer dat hulle ook geïmplementeer handel strategieë op FPGAs of met behulp van 'n hoë werkverrigting NKK in plaas van FPGAs om HFT stelsels te bou. Ive lees oor die verskillende benaderings, maar ek vind dit moeilik om te vergelyk, aangesien die meeste van die resultate word getoets op verskillende insette stelle. gevra 9 Maart 14 aan 21:06 Hier is 'n manier om daaroor te dink: Verbeel jou jy iets kan doen in 'n ASIC (maw direk in hardeware). Maar die proses van vervaardiging is op sigself duur, en jy 'n ontwerp wat jy nie daarna kan verander te kry. ASIC sin maak vir gedefinieerde take soos Bitcoin mynbou, bekende data verwerking algoritmes, ens Aan die ander kant het ons gewone CPUs (asook coprocessor CPUs en GPU's) wat algemene doel is, maar verwerk 'n klein (in terme van konkurrente instruksies) stel instruksies op 'n baie hoë spoed. FPGAs is die middeweg. Hulle is hardeware emulators en as sodanig beskou kan word om 10x stadiger as werklike hardeware wees, maar nog steeds baie meer performante vir gelyktydige bedrywighede as CPUs op voorwaarde dat jy in staat is om die dobbelsteen te wend om jou logika dienooreenkomstig versprei is. Sommige gebruike van FPGAs is: video verwerk (bv HD video dekodering in TV's) asook verskeie data verkryging planke Vaste datastruktuur parsing (Regex parsing) Diskrete stelsel simulasie (byvoorbeeld, simuleer die uitslag van 'n kaartspel) Baie goed ingebed programme soos bv in die lug of wetenskaplike navorsing Die probleem met FPGAs vir Quant gebruik is dat sy nie so goed vir swaai-punt berekeninge, veral omdat gewone CPUs reeds geskik vir wat met dinge soos SIMD. Maar vir enigiets vaste punt of vaste-grootte datastrukture, FPGA ontwerp kan jy die toestel om 'n klomp van die verwerking te doen op dieselfde tyd te stel. Sommige dinge gedoen in die handel gebruik FPGA vir voer hanteerders (direk parsing van die netwerk stroom) asook die bou van sekere dele van die handel struktuur (bv bestelboeke) in hardeware in staat te wees om te gaan met die vinnig veranderende datastruktuur sonder laai die CPU. FPGAs hoofsaaklik daarop gemik is om die kommer van vinnig verwerk data aan te spreek sonder om te betaal die voortplanting koste. Dit is veral in teenstelling met toestelle soos GPGPU (of enige-PCI woning kaart, soos Xeon Phi) wat prestasie boetes betaal vir die kry van data na / van die toestel. Dit gesê, DMA opsies verbeter in hierdie verband ook. FPGAs is regtig niks meer as dieselfde logika blokke regdeur die silikon weer en weer herhaal, met konfigureerbare skakelaars om die logika blokke aanmekaar te heg. Dit maak FPGAs baie goed - en vinnig - by die hantering van herhalende probleme wat in 'n hardeware kring wat nie verander tydens die operasie kan beskryf. En jy kan letterlik duisende of tienduisende van hierdie stroombane, al werk in parallel op dieselfde tyd, in net een FPGA. CPUs aan die ander kant is gebaseer rondom die RLE, wat instruksies, vragte data laai, werk op die data, miskien stoor die resultate, en dan doen dit alles weer. CPUs dan is baie goed - en vinnig - by die hantering van probleme wat voortdurend verander - beide in grootte en in omvang en by die skakel tussen verskillende take. Vandag se CPU of kern sal tien moet honderde Regs basis met parallel pyplyne vir data en instruksies wat hulle baie vinnig by komplekse probleme wat gebruik kan word gewerk in parallel maak. Hierdie ontwerpe maak FPGAs vinniger by eenvoudiger probleme wat gebruik kan word aangeval met 'n groot parallelle argitektuur - soos conde af verskeie data voed in minder as mikro-sekonde, draad-tot-draad, of verwek 'n pre-berekende koop, verkoop of kanselleer op 'n prys wat pas by 'n bepaalde patroon. CPUs is vinniger op meer komplekse probleme wat minder parallelisme vereis, soos die berekening van die mandjie van koop, verkoop en kanselleer wat nodig is om 'n portefeulje-risiko-aangepaste of integrasie van 'n aantal van die prys en nuus bronne van verskillende ouderdom en kwaliteit in die handel aanwysers wat gebruik word deur hou handelaars en bestuur om te besluit watter aanpassings hulle sal maak om die handel stelsel. Waar FPGAs gebruik word in HFT hang baie af van die argitektuur van bepaalde winkel. Hulle is die beste gebruik van eenvoudige, herhalende, wye take en vinnig te verrig. CPUs is 'n Switserse mes dat die meeste enigiets kan doen, veral waar die vereistes verander en die dimensies van die probleem is nie ten volle verstaan ​​aan die begin. antwoord 11 Maart 14 by 17:10 Jou vraag maak regtig nie veel sin. Sy wil vra hoeveel van die bedrading in die handel infrastruktuur gebruik optiese vesel en hoeveel daarvan gebruik koper. Die beste antwoord wat ons kan gee aan jou is dat 'n FPGA is nie 'n magic bullet. Dit is 'n verkeerde interpretasie van Ciscos wit papier. Daar is 'n baie min oorvleueling tussen die gebruik gevalle van oorskakeling stof en dié van 'n FPGA. wat deel van HFT stelsels is meestal toegepas op FPGAs deesdae Tans word FPGAs dikwels gebruik in ons drukkers en TV dekodeerders. beantwoord 9 Maart 14 aan 21:55 Ek wil die digitale seinverwerking (DSP) beklemtoon blok met Regs basis. Vandag se FPGAs het honderde programmeerbare DSP blokke die heel grootste met duisende. Nou, skielik, jy het duisende klein verwerkers tot jou beskikking, al kan berekeninge in parallel. Dit is aansienlik meer as parallelisme wat deur die Xeon Phi of GPU's. In werklikheid, as jy doen opsies prys modellering of stogastiese risiko modellering op FPGA, kan jy meer as 100-voudige toename in prestasie in vergelyking met die nuutste GPU's en nog meer in vergelyking met die nuutste CPUs kry. Saam met die DSP blokke, die ander belangrike faktor in hierdie prestasie gewin is die geheue kas. FPGA het 'n ingeboude in versprei RAM wat baie vinnig, sodat bandwydte van 100TB / s behaal moet word datapath vlak. Die gebruik van vandag se FPGAs vir algo strategieë gee groot en op groot skaal konkurrente bereken hulpbron wat in staat is om 100-1000 voudige toename in prestasie in vergelyking met GPU's of CPUs gee. Die belangrikste nadeel is dat jy sal moet vaardig geword skriftelik in Verilog of VHDL :) Sanjay Shah CTO Nanospeed geantwoord 5 Augustus 14 aan 18:05 'n Verskeidenheid van kragtige, baie-core processors begin om hul plek te maak in die hardeware versnelling ruimte wat voorheen heeltemal in besit van FPGAs. Maatskappye soos Tilera, Adapteva, en samehangende Logix al verskaf hierdie verwerkers hier in die VSA, met Enyx van Frankryk ook die inneem. Die ware maatstaf van die doeltreffendheid van hierdie groot skaal parallel verwerkers lê in die volwassenheid van hul sagteware gereedskap. Dis waar die voornemende gebruiker hul aandag moet fokus. Niemand wil of ontfout tiene of honderde kerne met behulp van die handleiding tegnieke program. Natuurlik is dit vanselfsprekend dat ek / O bandwydte is net so belangrik. In my persoonlike ervaring in hierdie ruimte sien Im aanneming kliënt van samehangende Logix verwerkers as mede-verwerkers of hardeware versnelling vir C-taal algo versnelling. Deur geniet die vinnige ontwerp siklus van 'n C-gebaseerde omgewing, kan algo programmeerders kode aanpas om hul harte inhoud en nie bekommerd wees oor duur en tyd intensiewe HDL kodering vir FPGAs. Die optimale verdeling is om FPGAs doen wat hulle die beste doen - vaste herhalende bedrywighede - en het baie-core processors doen wat hulle die beste doen: versnel algo ontwikkelaars produktiwiteit en uitvoering spoed. John Irza, Business Development Manager, Samehangende Logix, Inc. geantwoord 6 Augustus 14 aan 00:42 Byna al HFT winkels gebruik FPGA argitektuur. Hierdie toestelle moet gereeld vervang word as die vinnig geklop deur die jongste verbeterings in spoed, pyplyne, parallelisme, ens As jy gereed is om 2M belê 'n jaar, uit te vind 'n ander strategie is. Baie ouens doen daaglikse prysbewegings met pen en papier maak miljarde in Omaha, NB. antwoord 28 Julie by 10:31 Jou Antwoord 2016 stapel Exchange, IncLouis Liu, stigter amp uitvoerende hoof Louis gestig Matrix Trading in 2007 met 'n enkele doel van die ontwerp van die wêreld se veiligste en vinnigste handel stelsel. Na 'n meer jarige moeite en 'n baie trial and error, het Louis suksesvol gelei 'n span van hardeware en sagteware-ingenieurs om 'n end-tot-end suiwer-hardeware gebaseer handel stelsel wat 'n ENKELE plant, 'n bevel poort, 'n voor - sluit voltooi handel risiko stelsel, en 'n program verhandelingsplatform. Voor Matrix, Louis was medestigter en mede-uitvoerende hoof van Sonic Trading, 'n baanbreker handel tegnologie firma. Louis ontwerp Sonic39s handel stelsel van nuuts af, en suksesvol ontwikkel dit van 'n dag handel stelsel om 'n institusionele platform. Na Sonic verkry deur die Bank van New York, Louis gedien as Besturende Direkteur verantwoordelik vir aandele handel stelsels van 2004 tot 2006. Louis het sy bachelor39s en master39s grade uit die Columbia Universiteit in werking navorsing. Jonathan Durinda, Direkteur van die produk amp Business Development Jonathan is 'n veteraan met 19 jaar ondervinding in die elektroniese handel, en het gefokus op die lewering van sy kliënte die nuutste in die handel tegnologie. Voorheen het hy daarin geslaag globale multi-bate produk lyne vir die Spear Leeds amp Kellogg REDI Plus, sonic Trading en Neovest platforms. Voordat hy by Matrix, Jonathan was Hoof van Kliëntedienste amp Produkbestuur vir Portware en Trading Screen, waar hy verantwoordelik was vir produk-innovasie was, hulle te help om leiers in hul onderskeie markte. Met hierdie ervaring het insig, en hy erken die waardevolle voordele van 'n hardeware-sentriese benadering. By Matrix, Jon gaan voort om te werk met sy ingenieurs om die krag van hardeware in te span, sodat sy kliënte kan verbeter en te bevorder hul elektroniese handel besigheid. Calvin Wen, direkteur van ingenieurswese Calvyn was aan die voorpunt van elektroniese handel sedert hy by Matrix Trading. Calvin is verantwoordelik vir tegniese ondersteuning en die ingenieurswese aspek van navorsing en produk ontwikkeling. Voor Matrix, Calvin bestudeer elektriese ingenieurswese met 'n konsentrasie op die netwerk sekuriteit by NYU Politegnikum Skool vir Ingenieurswese waar hy 'n master39s graad in elektriese ingenieurswese.